作者
丁 妍
文章摘要
针对传统嵌入式平台图像处理实时性不足、算力资源受限、功耗偏高的问题，本文设计一款基于现场可编程门阵列的嵌入式图像处理模块，依托FPGA并行运算、可编程配置、低延迟的硬件特性，实现图像采集、预处理、特征提取、结果输出全流程的硬件加速。模块采用模块化分层设计思路，划分图像数据采集单元、缓存控制单元、核心算法处理单元、数据交互输出单元四大功能模块，选用Verilog硬件描述语言完成逻辑开发，通过流水线与并行运算优化提升处理效率。搭建完整验证平台，从功能仿真、板级调试、性能测试三个维度开展验证工作，测试结果表明，该模块可稳定实现高清图像实时处理，资源占用合理，处理延迟低于毫秒级，能够满足工业检测、安防监控、智能终端等嵌入式场景的图像处理需求，具备较强的工程应用价值。
文章关键词
FPGA；嵌入式图像处理；模块化设计；硬件加速；功能验证
参考文献
[1] 姚志生,许四祥,翟健健,等.基于嵌入式图像处理与运动控制的测控系统设计[J].火力与指挥控制,2018,43(05):125-128.
[2] 杨晓雁.嵌入式图像处理系统的模块化软件设计[J].机械设计与制造工程,2017,46(08):37-40.
[3] 徐自远.嵌入式图像处理系统模块化软件的设计分析[J].电脑知识与技术,2015,11(30):149-150.
Full Text:
DOI
