王天阳,邱真娜

由于高速链路需要兼顾带宽效率、抗干扰以及更廉价的硬件成本等问题，在复杂环境中仍然存在现有二电平编码的技术瓶颈。针对此问题，提出了一种新型的三电平自同步编码方法ETC-DC，通过对状态机驱动下的一种新的三电平符号映射方式和三电平的双重校验形式构建四符号六电平，并添加一符号位作为冗余校验的7Trit传输单元。采取强制符号间电平跃迁及符号内奇偶校验(SPC)与跨符号状态校验(TSC)两层检测的方式获得约90.2％的等效二进制效率。从资源估算来看，ETC-DC查表大小仅为16条目×多子库、其规模较小、逻辑简单、对FPGA资源的占用仅为8B/10B的1/10左右，适用于如工业控制等具有高成本与可靠性需求的应用场景。

三电平编码；自同步；双重校验；AWGN仿真；带宽效率

[1] 樊昌信.通信原理教程[M].电子工业出版社,2012. [2] 唐凯.基于MPC5668G多功能车载网关的设计与实现[D].浙江大学[2025-06-13]. [3] Lin S , Jr D J C .Error Control Coding: Fundamentals and Applications[M].Pearson-Prentice Hall,1983. [4] Li Y , Yuan J , Stefanov A ,et al.Advances in Error Control Coding Techniques[J].Eurasip Journal on Wireless Communications and Networking, 2008, 2008(AEC).DOI:10.1155/2008/574783. [5] 刘敏,魏玲.MATLAB通信仿真与应用[M].国防工业出版社,2001. [6] 路而红.专用集成电路设计与电子设计自动化[M].清华大学出版社,2004. [7] Sgroi M , Sheets M A , Mihal A C ,et al.Addressing the system-on-a-chip interconnect woes through communication-based design[C]//Proceedings of the 38th Design Automation Conference, DAC 2001, Las Vegas, NV, USA, June 18-22, 2001.DBLP, 2001.DOI:10.1109/DAC.2001.156222.

点击下载PDF